国产处理器公司龙芯近日发布了用于服务器市场的具有自主知识产权的新一代3D5000系列芯片。

具体来说，3D5000芯片是使用Chiplet（芯片粒）技术把两块之前发布的3C5000芯片互联和封装在一起，其中每块3C5000芯片粒有16个核心，从而实现3D5000的32核设计。除了集成了32个LA464处理器核之外，龙芯3D5000还集成了64MB的L3 Cache，支持最多8个DDR4-3200 DRAM；在可扩展性方面，3D5000可以通过HyperTransport接口构建至多四路处理器，因此单机可以支持多达128核。

在性能方面，龙芯的这款芯片使用的是SMIC的12nm工艺，时钟频率可达2.2 GHz。跑分方面，单路和双路服务器的SPEC CPU2006 Base实测可以超过400分和800分，预计四路服务器的分值可以达到1600分。根据时钟频率和跑分结果来看，该芯片性能大约和Intel 2015年的至强CPU（Xeon E5-4620， 2.1GHz，四块芯片的SPEC CPU2006分数为1550）接近。

我们认为，龙芯的3D5000芯片对于国产自主产权处理器来说是一个重要的里程碑。其重要性不仅仅是由于它的性能在慢慢接近主流处理器水平（虽然还有一段距离），而且在于它使用了Chiplet技术。从芯片架构方面来看，龙芯还有相当的潜力可挖（对照的Intel Xeon E5-4620使用的是32nm工艺），处理器架构方面的技术也不是一朝一夕能解决的，而需要踏踏实实地积累技术——值得欣慰的是，龙芯已经宣布将于明年发布使用全新架构的处理器，其IPC（instruction per cycle，每时钟周期指令执行数，是CPU最重要的指标之一）可望能达到AMD Zen3水平。另一方面，我们也看到使用12nm工艺确实对于该芯片的时钟频率给了很大的限制，在目前主流使用最先进半导体工艺的CPU时钟频率都在接近4GHz的时候，3D5000的时钟频率仅为其一半左右。但是，这也是3D5000芯片重要的原因，因为它使用了Chiplet技术，而Chiplet技术可望是能成为处理器（以及其他品类的芯片）突破半导体工艺限制瓶颈的最关键技术。

对于Chiplet技术来说，一方面必须在封装和相关半导体工艺上做投入——从目前的技术来看，Chiplet以及相关的高级封装技术正在越来越多地在半导体代工厂中完成（例如台积电的InFO、CoWoS、SOIC等都是相当成功的Chiplet相关技术），而不是在封测厂中完成，因此中国的半导体代工厂也必须要努力开发相关的技术。另外，从芯片设计端来看，Chiplet为芯片设计带来了更多的灵活度，开启了更多的机会，但是同时也对于芯片架构设计提出了更高的要求，即如何针对Chiplet去开发最优的芯片架构，从而最大程度上利用Chiplet带来的灵活度；例如目前AMD的最新一代处理器中把大量缓存放在了Chiplet中，这就是Chiplet给芯片架构带来的一次更新。因此，如何利用Chiplet的带来的机会让中国半导体芯片行业更上一层楼，是需要中国的相关的半导体工艺、封装和设计厂商协同努力的一个重要课题。